Dieser Kurs führt neue und erfahrene Entwickler in die anspruchsvollen Aspekte der UltraScale™-Architektur ein. Der Kurs zielt auf Entwickler ab, welche bereits die Vivado® Design Suite benutzt haben, und konzentriert sich auf Entwicklungen für die neuen und verbesserten Resourcen in unserer neusten FPGA-Familie.
Abgedeckt werden u.a. folgende Themen: die neue CLB-Resource, die Clock-Management-Resource (MMCM und PLL), globale und regionale Clock-Resourcen, Speicher- und DSP-Resourcen und Source-Synchronous-Resourcen, Verbesserungen der dedizierten Tranceiver und des Tranceiver-Wizards, der Gebrauch des Memory-Interface-Generators (MIG) und die neuen Möglichkeiten der DDR4-Speicher-Schnittstelle.
Außerdem werden Sie lernen, wie Sie am besten Ihr Design und Ihre IP zur UltraScale-Architektur migrieren, und den optimalen Weg, wie Sie dabei die Vivado Design Suite nutzen. Die Kombination aus Präsentationen und Übungen ermöglicht die direkte praktische Umsetzung der gelehrten Inhalte.
