Global training solutions for engineers creating the world's electronics

Training

Doulos ist ein unabhängiges Unternehmen. Wir setzen den Industriestandard für qualitativ hochwertige technische Trainings in den Methodiken und Sprachen für SystemC, SystemVerilog, PSL, VHDL, Verilog, Perl und Tcl/Tk. Unser Trainingsangebot umfasst Hardware Design, Verifikationsmethodik und System Level Design für FPGA-, ASIC- und SoC-Design.

Öffentliches und In-House training

In Europa und den USA werden regelmäßig öffentliche Trainings durchgeführt. Inhouse- (beim Kunden vor Ort) und teambasierte Trainings werden weltweit angeboten. Wir garantieren eine technisch hochversierte Interaktion, um zu gewährleisten, dass das Training genau auf Ihre Ansprüche abgestimmt ist.
Um sämtliche Details der öffentlichen und Inhouse-Trainings in Ihrer Region einsehen zu können, nutzen Sie bitte die Menüoptionen auf der linken Seite.

Upcoming Live Webinars

Image 1

Signal Integrity PCB Vias and Remedies

Wednesday January 15 2025

30 minute session (All Time Zones)

This webinar will explore the effects of routing vias and connector plated through holes on very high data rate signals using actual test results from as-built PCBs.

Register Now

Image 1

Edge Machine Learning - Project Tips & Tricks

Friday January 17 2025

1 hour session (All Time Zones)

This webinar will provide some useful directions for incorporating machine learning within your next embedded project.

Register Now

Image 1

Software-defined Radio on an AMD Zynq™ RFSoC

Tuesday January 21 2025

1 hour session (All Time Zones)

This webinar looks at the challenges of traditional RF conversion techniques as well as benefits and solutions of direct RF sampling whilst using the AMD RFSoC platform.

Register Now

Image 1

Getting Started with the Yocto Project

Friday January 24 2025

1 hour session (All Time Zones)

This webinar investigates how a minimal Linux system can be extended to include custom, packaged software.

Register Now

Image 1

Designing with AMD Kria SOMs

Friday January 31 2025

1 hour session (All Time Zones)

This webinar will walk through the design process for using AMD Kria SOMs, including the use of Vivado and Vitis.

Register Now

Image 1

What Can Formal Do for Me?

Friday February 14 2025

1 hour session (All Time Zones)

This webinar will look at the ways formal helps your design verification process, including complexity analysis, bounded reachability analysis, overconstraining the design, setting cut points, and creating abstractions.

Register Now